Dynamic delayed transaction buffer configuration based on bus frequency

   
   

An input circuit is coupled to a first bus to transfer a delayed transaction (DT) data having a transaction identifier to one of N buffers. The input circuit is dynamically configured according to a bus frequency. N is a positive integer. The one of the N buffers is associated with the transaction identifier. An output circuit is coupled to the buffers to transfer the DT data from the one of the N buffers to a second bus operating at the bus frequency. The output circuit is dynamically configured according to the bus frequency.

Un circuito di input è accoppiato ad un primo bus per trasferire i dati in ritardo di transazione (distacco) che hanno un contrassegno di transazione ad uno degli amplificatori di N. Il circuito di input è configurato dinamicamente secondo una frequenza del bus. La N è un numero intero positivo. Quello degli amplificatori di N è associato con il contrassegno di transazione. Un circuito di uscita è accoppiato agli amplificatori per trasferire i dati di distacco da quello degli amplificatori di N ad un secondo bus che funziona alla frequenza del bus. Il circuito di uscita è configurato dinamicamente secondo la frequenza del bus.

 
Web www.patentalert.com

< Communications architecture for a high throughput storage processor

< Parallel network processor array

> Method and device for prefetching a referenced resource

> Method for measuring the receiver-side bit error rate of a DVB transmission system

~ 00172