Signal processing circuit for display device

   
   

An input digital video signal is allotted by a first multiplexer (310) between regions of a display area to be driven in a dividing manner and is sequentially input to a first memory portion (30A) or a second memory portion (30B). Each of the first and second memory portions (30A and 30B) comprises an input-side line memory (32) composed of, for example, 400-stage input side shift register to which said digital video signal is sequentially input, and an output-side line memory (34) for receiving the data transferred in parallel from the input line memory (32) to serially output the stored data from a selected one of output portions (Out1-4) provided at the 320th, 256th or first stage FF34. The output portion of the memory (34) is thus selected by selectors (380A, 380B) in accordance with the number of pixels in the horizontal direction of the LCD panel, such that LCD panels having the different numbers of pixels can be driven with the same structure. The output-side line memory (34) further includes a data shift direction switching circuit. By controlling the switching circuit and selecting the output at the first stage FF34(Out4) in the 400 stages, the data from the output-side line memory (34) can be output in the order opposite to the input order into the input-side line memory (32).

Un signal visuel numérique d'entrée est réparti par un premier multiplexeur (310) entre les régions d'une zone de visualisation à conduire d'une façon de division et est séquentiellement entré dans une première partie de mémoire (30A) ou une deuxième partie de mémoire (30B). Chacune des premières et deuxièmes parties de mémoire (30A et 30B) comporte une ligne d'entrée-côté la mémoire (32) composée de, par exemple, le registre à décalage de côté de l'entrée 400-stage dans lesquels ledit signal visuel numérique est séquentiellement entré, et une ligne de rendement-côté la mémoire (34) pour recevoir les données transférées en parallèle de la ligne d'entrée la mémoire (32) pour produire en série les données stockées de choisies de pour produire les parties (Out1-4) fournies à la 320th, 256th ou première étape FF34. La partie de rendement de la mémoire (34) est ainsi choisie par les sélecteurs (380A, 380B) selon le nombre de Pixel dans la direction horizontale du panneau d'affichage à cristaux liquides, tel que des panneaux d'affichage à cristaux liquides ayant les différents nombres de Pixel peuvent être conduits avec la même structure. La ligne de rendement-côté la mémoire (34) inclut plus loin un circuit de commutation de direction de décalage de données. En commandant le circuit de commutation et en choisissant le rendement à la première étape FF34(Out4) dans les 400 étapes, les données à partir de la ligne de rendement-côté la mémoire (34) peuvent être produites dans l'ordre vis-à-vis l'ordre d'entrée dans la ligne la mémoire (32) d'entrée-côté.

 
Web www.patentalert.com

< Display device equipped with SRAM in pixel and driving method of the same

< Driving circuit for organic electroluminescence device

> Color thermal printer having a light source

> Current drive circuit and display device using the same, pixel circuit, and drive method

~ 00172