A memory controller provides programmable flexibility, via one or more
configuration registers, for the configuration of the memory. The memory
may be optimized for a given application by programming the configuration
registers. For example, in one embodiment, the portion of the address of a
memory transaction used to select a storage location for access in
response to the memory transaction may be programmable. In an
implementation designed for DRAM, a first portion may be programmably
selected to form the row address and a second portion may be programmable
selected to form the column address. Additional embodiments may further
include programmable selection of the portion of the address used to
select a bank. Still further, interleave modes among memory sections
assigned to different chip selects and among two or more channels to
memory may be programmable, in some implementations. Furthermore, the
portion of the address used to select between interleaved memory sections
or interleaved channels may be programmable. One particular implementation
may include all of the above programmable features, which may provide a
high degree of flexibility in optimizing the memory system.
Ein Gedächtnissteuerpult stellt programmierbare Flexibilität, über ein oder mehr Konfiguration Register, für die Konfiguration des Gedächtnisses zur Verfügung. Das Gedächtnis kann für eine gegebene Anwendung optimiert werden, indem man die Konfiguration Register programmiert. Z.B. in einer Verkörperung, kann der Teil der Adresse einer Gedächtnisverhandlung, die verwendet wird, um eine Speicherposition für Zugang in Erwiderung auf die Gedächtnisverhandlung vorzuwählen, programmierbar sein. In einer Implementierung, die für DRAM bestimmt ist, kann ein erster Teil programmably vorgewählt werden, um die Reihe Adresse zu bilden und ein zweiter Teil kann programmierbares sein zur Form die Spaltenadresse vorgewählt. Zusätzliche Verkörperungen können programmierbare Vorwähler des Teils der Adresse weiter einschließen, die verwendet wird, um eine Bank vorzuwählen. Weiterhin wählt Überlappenmodi unter den Gedächtnisabschnitten, die unterschiedlichem Span zugewiesen werden vor und unter können zwei oder mehr Führungen zum Gedächtnis, in einigen Implementierungen programmierbar sein. Ausserdem kann der Teil der Adresse, die verwendet wird, um zwischen durchgeschobenen Gedächtnisabschnitten oder durchgeschobenen Führungen vorzuwählen, programmierbar sein. Eine bestimmte Implementierung kann alle oben genannten programmierbaren Eigenschaften mit einschließen, die einen hohen Grad Flexibilität zur Verfügung stellen können, wenn sie das Gedächtnissystem optimieren.
