A content addressable memory comprises a CAM control logic unit and plural
cells connected in a chain. Each cell comprises a memory block coupled to
a common address bus, a comparator coupled to a common data bus and to the
data interface of the memory block. A switch couples the data interface of
the memory block with the data bus, and a logic block including a Match
flip-flop. The memory is operable in a Search phase and an Access phase.
In the Search phase, a sequence of words on the common data bus is
serially matched with the contents of a sequence of addresses in the
memory blocks. In the Access phase, the cells matched in the Search phase
are made serially available for access via common address and data buses.
Uma memória endereçável satisfeita compreende uma unidade da lógica de controle da CAME e umas pilhas plurais conectadas em uma corrente. Cada pilha compreende um bloco da memória acoplado a uma barra-ônibus de endereço comum, um comparador acoplado a uma barra-ônibus de dados comum e à relação dos dados do bloco da memória. Um interruptor acopla a relação dos dados do bloco da memória com a barra-ônibus de dados, e um bloco da lógica including um flip-flop do fósforo. A memória é operável em uma fase da busca e em uma fase do acesso. Na fase da busca, uma seqüência das palavras na barra-ônibus de dados comum é combinada em série com os índices de uma seqüência dos endereços nos blocos da memória. Na fase do acesso, as pilhas combinadas na fase da busca são feitas em série disponíveis para o acesso através das barras-ônibus comuns do endereço e de dados.
