Method and apparatus for determining power dissipation

   
   

Method and apparatus for determining power dissipation for an integrated circuit using computer simulation is described. More particularly, the integrated circuit is divided into cells, and one or more nodes are identified within each of the cells. A capacitive load value is ascribed to each of the nodes, and code is generated to track charges in state of each of the nodes. A total for changes in state for each node is divided by simulation time to determine a switching frequency. Using switching frequency, capacitive load and source voltage, dynamic power dissipation for each node may be determined. By summing dynamic power dissipation for all said nodes, total dynamic power dissipation may be determined.

La méthode et l'appareil pour déterminer la dissipation de puissance pour un circuit intégré employant la simulation sur ordinateur est décrite. Plus en particulier, le circuit intégré est divisé en cellules, et un ou plusieurs noeuds sont identifiés dans chacune des cellules. Une valeur capacitive de charge est attribuée à chacun des noeuds, et le code est produit pour dépister des frais dans l'état de chacun des noeuds. Un total pour des changements d'état pour chaque noeud est divisé par temps de simulation de déterminer une fréquence de commutation. En utilisant la fréquence de commutation, la charge capacitive et la tension de source, la dissipation dynamique de puissance pour chaque noeud peut être déterminée. En additionnant la dissipation dynamique de puissance pour tous les lesdits noeuds, la dissipation dynamique totale de puissance peut être déterminée.

 
Web www.patentalert.com

< ADSL loop qualification systems and methods

< Predicting performance of a set of video processing devices

> Relaxed lock protocol

> Processing architecture having an array bounds check capability

~ 00170