Instruction code conversion apparatus creating an instruction code including a second code converted from a first code

   
   

A processor includes a conversion table storage unit storing therein a table used to convert to a non-compressed instruction code from an index included in a compressed instruction code, and a conversion unit receiving a compressed instruction code to extract an index and a parameter therefrom to convert the extracted index to a non-compressed instruction code to incorporate the parameter into the obtained non-compressed instruction code to recover an instruction code for transmission to an instruction decode unit.

Un processeur inclut une unité de stockage de table de conversion stockant là-dedans une table employée pour convertir en code non-comprimé d'instruction d'un index inclus dans un code comprimé d'instruction, et une unité de conversion recevant un code comprimé d'instruction pour extraire un index et un paramètre de là pour convertir l'index extrait en code non-comprimé d'instruction pour incorporer le paramètre au code non-comprimé obtenu d'instruction pour récupérer un code d'instruction pour la transmission à une instruction décodent l'unité.

 
Web www.patentalert.com

< Cas latency select utilizing multilevel signaling

< Method for controlling multiple storage devices from a single software entity

> Sequencer and method of selectively inhibiting clock signals to execute reduced instruction sequences in a re-programmable I/O interface

> Power-on state machine implementation with a counter to control the scan for products with hard-BISR memories

~ 00169