A dynamic test generation method and apparatus enabling verification of the
parallel instruction execution capabilities of VLIW processor systems is
described. The test generator includes a user preference queue, a rules
table, plurality of resource-related data structures, an instruction
packer, and an instruction generator and simulator. The present invention
generates a test by selecting instructions for parallel execution based
upon resource availability as indicated by the resource-related data
structures and the processor's instruction grouping rules, simulating the
parallel execution of the instructions on a golden model, updating the
resource-related data structures, and evaluating the updated architectural
state of the golden model.
Описаны динамические метод и прибор поколения испытания включая проверку параллельных возможностей исполнения инструкции процессорных систем VLIW. Генератор испытания вклюает косу предпочтения потребителя, таблицу правил, множественность ресурс-rodstvennyx структур данных, упаковщика инструкции, и генератор и имитатор инструкции. Присытствыющий вымысел производит испытание путем выбирая инструкции для параллельного исполнения основанного на наличии ресурса как показано ресурс-rodstvennymi структурами данных и правилами инструкции обработчика собирая, имитирующ параллельное исполнение инструкций на золотистой модели, уточняя ресурс-rodstvennye структуры данных, и оценивая updated архитектурноакустическое положение золотистой модели.
