A processor implementing an improved method for executing load instructions
includes execution circuitry, a plurality of registers, and instruction
processing circuitry. The instruction processing circuitry fetches a load
instruction and a preceding instruction that precedes the load instruction
in program order, and in response to detecting the load instruction,
translates the load instruction into separately executable prefetch and
register operations. The execution circuitry performs at least the
prefetch operation out-of-order with respect to the preceding instruction
to prefetch data into the processor and subsequently separately executes
the register operation to place the data into a register specified by the
load instruction. In an embodiment in which the processor is an in-order
machine, the register operation is performed in-order with respect to the
preceding instruction.
Un processor che effettua un metodo migliorato per l'esecuzione delle istruzioni del carico include i circuiti di esecuzione, una pluralità di registri e l'istruzione che procede i circuiti. L'istruzione che procede i circuiti prende un'istruzione del carico e un'istruzione preceding che precede l'istruzione del carico nell'ordine di programma ed in risposta a rilevare l'istruzione del carico, traduce l'istruzione del carico in funzionamenti esclusivamente eseguibili del registro e del prefetch. I circuiti di esecuzione realizzano almeno il funzionamento del prefetch out-of-order riguardo all'istruzione preceding ai dati del prefetch nel processor e successivamente esclusivamente eseguono il funzionamento del registro per disporre i dati in un registro specificato tramite l'istruzione del carico. In un incorporamento in cui il processor è una macchina di in-ordine, il funzionamento del registro è in-ordine effettuato riguardo all'istruzione preceding.
