A method for reducing a magnitude of a rate of current change of an
integrated circuit is provided. The method uses a plurality of transistors
controlled by a finite state machine, such as a counter, to gradually
reduce current sourced from a power supply. Further, the finite state
machine is controlled by a micro-architectural stage that determines when
the integrated circuit needs to be powered down.
Een methode om een omvang van een tarief van huidige verandering van een geïntegreerde schakeling wordt te verlagen verstrekt. De methode gebruikt een meerderheid van transistors die door een eindige toestandsmachine, zoals een teller wordt gecontroleerd, stroom geleidelijk aan te verminderen afkomstig van een machtslevering. Verder, wordt de eindige toestandsmachine gecontroleerd door een micro-architecturaal stadium dat bepaalt wanneer de geïntegreerde schakeling moet neer worden aangedreven.
