An instruction execution device and method are disclosed for reducing
register write traffic within a processor. The instruction execution
device includes an instruction pipeline for producing a result for an
instruction, a register file that includes at least one write port for
storing the result, a bypass circuit for allowing access to the result, a
means for indicating whether the result is used by only one other
instruction, and a register file control for preventing the result from
being stored in the write port when the result has been accessed via the
bypass circuit and is used by only one other instruction.
Un dispositivo e un metodo di esecuzione di istruzione sono rilevati per la riduzione del registro scrivono il traffico all'interno di un processor. Il dispositivo di esecuzione di istruzione include una conduttura di istruzione per fornire un risultato per un'istruzione, una lima del registro che include almeno uno scrive l'orificio per immagazzinare il risultato, un circuito di esclusione per permettere l'accesso al risultato, mezzi per indicare se il risultato sia usato tramite soltanto altra un'istruzione e un controllo della lima del registro per impedire il risultato essere immagazzinato nell'orificio di scrittura quando il risultato è stato raggiunto via il circuito di esclusione ed è usata tramite soltanto altra un'istruzione.
