A method for testing a circuit is provided. The method includes providing a
normal internal clock signal for use in accessing functional logic, where
the functional logic has access to redundant functional logic during
normal operation. The method then applies a stress clock signal to the
functional logic, and each pulse of the stress clock signal is of a
shorter duration than each pulse of the normal internal clock signal.
Based on the applied stress clock signal, the method identifies logic
elements of the functional logic that fail to operate as intended.
Eine Methode für die Prüfung eines Stromkreises wird zur Verfügung gestellt. Die Methode schließt das Zur Verfügung stellen eines normalen internen Taktgebersignals für Gebrauch ein, wenn sie Funktions-Logik zugänglich macht, in der die Funktions-Logik Zugang zur überflüssigen Funktions-Logik während des Normalbetriebs hat. Die Methode wendet dann ein Drucktaktgebersignal an der Funktions-Logik an, und jeder Impuls des Drucktaktgebersignals ist von einer kürzeren Dauer als jeder Impuls des normalen internen Taktgebersignals. Gegründet auf dem angewandten Drucktaktgebersignal, kennzeichnet die Methode Logikelemente der Funktions-Logik, die funktionieren nicht können, wie beabsichtigt.
