Double diffused vertical JFET

   
   

We disclose the structure of a JFET device, the method of making the device and the operation of the device. The device is built near the top of a substrate. It has a buried layer that is electrically communicable to a drain terminal. It has a body region above the buried layer. A portion of the body region contacts a gate region connected to a gate terminal. The device has a channel region, of which the length spans the distance between the buried layer and a source region, which projects upward from the channel region and is connected to a source terminal. The device current flows in the channel substantially perpendicularly to the top surface of the substrate.

Wij onthullen de structuur van een apparaat JFET, de methode van het maken het apparaat en de verrichting van het apparaat. Het apparaat wordt gebouwd dichtbij de bovenkant van een substraat. Het heeft een begraven laag die elektrisch overdraagbaar aan een afvoerkanaalterminal is. Het heeft een lichaamsgebied boven de begraven laag. Een gedeelte van het lichaamsgebied contacteert een poortgebied dat met een poortterminal wordt verbonden. Het apparaat heeft een kanaalgebied, van wie de lengte de afstand tussen de begraven laag en een brongebied overspant, die de projecten omhoog van het kanaalgebied en met een bronterminal wordt verbonden. De apparaten huidige stromen in het kanaal wezenlijk loodrecht aan de hoogste oppervlakte van het substraat.

 
Web www.patentalert.com

< Optically coupled semiconductor device and method for manufacturing the same

< Package of lightemitting diode with protective element

> Gallium indium nitride arsenide based epitaxial wafer, a hetero field effect transistor using the wafer, and a method of fabricating the hetero field effect transistor

> Silicon-on-insulator diodes and ESD protection circuits

~ 00164