System (50), e.g. a System on a chip (SoC), comprising a system bus (56), a
high-speed functional block (51) operably linked to the system bus (56),
and a high-speed clock line (54) for applying a high-speed clock to the
high-speed functional block (51). The system (50) further comprises a
peripheral bus (59), a low-speed functional block (52) operably linked to
this peripheral bus (59), a circuitry (53) for generating a wait signal
(PWAIT), a low-speed clock line (57) for applying a low-speed clock (PCLK)
to the low-speed functional block (52), a select line (58) for feeding a
select signal (PSEL) from the peripheral bus (59) to the low-speed
functional block (52), an enable line (55) for applying a clock enable
signal (PCLKEN) to the circuitry (53), and a wait line (61) for feeding
the wait signal (PWAIT) to the high-speed functional block (51). The
circuitry (53) generates the wait signal (PWAIT) from the select line
signal (PSEL) and the clock enable signal (PCLKEN).
Sistema (50), per esempio un sistema su un circuito integrato (SoC), contenente un bus del sistema (56), un blocco funzionale ad alta velocità (51) operably collegato al bus del sistema (56) e una linea ad alta velocità dell'orologio (54) per l'applicazione dell'orologio ad alta velocità al blocco funzionale ad alta velocità (51). Il sistema (50) più ulteriormente contiene un bus periferico (59), un blocco funzionale a bassa velocità (52) operably collegato a questo bus periferico (59), i circuiti (53) per la generazione del segnale di attesa (PWAIT), una linea a bassa velocità dell'orologio (57) per l'applicazione dell'orologio a bassa velocità (PCLK) al blocco funzionale a bassa velocità (52), una linea prescelta (58) per introdurre un segnale prescelto (PSEL) dal bus periferico (59) al blocco funzionale a bassa velocità (52), una linea di permett (55) per l'applicazione dell'orologio permette il segnale (PCLKEN) ai circuiti (53) e una linea di attesa (61) per introdurre il segnale di attesa (PWAIT) al blocco funzionale ad alta velocità (51). I circuiti (53) generano il segnale di attesa (PWAIT) dalla linea il segnale prescelta (PSEL) e l'orologio permette il segnale (PCLKEN).
