Method of reducing stress migration in integrated circuits

   
   

A method for reducing stress migration in the copper interconnect line is set forth. In accordance with the method, two anneal steps take place: The first step is at low temperature and of relatively short duration (e.g., about 25-300.degree. C., and about 10 seconds-10 hours). After the first anneal, the wafer is cooled to room temperature. The second step is performed after the cooling step; a higher anneal temperature and longer time duration is needed to enhance performance.

Um método para reduzir a migração do stress na linha de cobre do interconnect é determinado. De acordo com o método, dois recozem etapas ocorrem: A primeira etapa é na temperatura baixa e da duração relativamente curta (por exemplo, sobre 25-300.degree. C., e aproximadamente 10 horas seconds-10). Depois que o primeiros recozem, o wafer está refrigerado à temperatura de quarto. A segunda etapa é executada após a etapa refrigerando; um mais elevado recoze a temperatura e uma duração mais longa do tempo é needed realçar o desempenho.

 
Web www.patentalert.com

< Custom electrodes for molecular memory and logic devices

< Process independent alignment marks

> SRAM cell with well contacts and P+ diffusion crossing to ground or N+ diffusion crossing to VDD

> Relaxed SiGe layers on Si or silicon-on-insulator substrates by ion implantation and thermal annealing

~ 00162