Low base-emitter voltage heterojunction bipolar transistor

   
   

A heterojunction bipolar transistor is presented, comprising a substrate having formed thereon a heterojunction bipolar transistor layer structure, and including an emitter layer. The emitter layer includes a strained, n-doped compound of indium arsenic and phosphorus. The transistor further comprises, between the substrate and emitter layer, a subcollector layer, a collector layer, a base layer, and an optional spacer layer. The emitter layer may include a graded portion. A contact layer is formed on the emitter layer to provide contacts for the device.

Ein zweipoliger Transistor des Heterojunction wird dargestellt und enthält ein Substrat, das darauf eine Transistor-Schichtstruktur des Heterojunction zweipolige gebildet wird und einschließend eine Emitterschicht. Die Emitterschicht schließt ein belastetes, n-lackiertes Mittel des Indiumarsens und einen Phosphor mit ein. Der weitere Transistor enthält, zwischen dem Substrat und der Emitterschicht, eine subcollector Schicht, eine Kollektorschicht, eine Basisschicht und eine wahlweise freigestellte Distanzscheibe Schicht. Die Emitterschicht kann einen geordneten Teil einschließen. Eine Kontaktschicht wird auf der Emitterschicht gebildet, um Kontakte für die Vorrichtung zur Verfügung zu stellen.

 
Web www.patentalert.com

< Relaxed SiGe layers on Si or silicon-on-insulator substrates by ion implantation and thermal annealing

< Enhancements for adhesive attachment of piezoelectric motor elements to a disk drive suspension

> Capacitor having copper electrodes and diffusion barrier layers

> Thin film transistor, fabrication method thereof and liquid crystal display having the thin film transistor

~ 00162