Thin film transistor, fabrication method thereof and liquid crystal display having the thin film transistor

   
   

The present invention relates to a thin film transistor, a fabrication method thereof and a liquid crystal display having the thin film transistor, and an object of the present invention is to provide a thin film transistor which improves a fabrication yield, a fabrication method thereof and a liquid crystal display having the thin film transistor. In a bottom-gate-type thin film transistor 1 having a gate electrode 4 formed on a substrate, a gate insulating film 6 formed on the gate electrode, an operational semiconductor film 8 formed on the gate insulating film 6 on the gate electrode 4, a channel protection film 3 formed on the operational semiconductor film, and a source and a drain electrodes 14 and 15 formed on both sides of the top surface of the channel protection film 3 connected to the operational semiconductor film with the operational semiconductor, and the channel protection film 3 has a first insulating layer 10 contacting to an upper interface of the operational semiconductor film 8 and a second insulating layer 11 formed on the first insulating layer.

De onderhavige uitvinding heeft op een dunne filmtransistor, een vervaardigingsmethode daarvan en een vloeibare kristalvertoning die de dunne filmtransistor heeft betrekking, en een doel van de onderhavige uitvinding is een dunne filmtransistor te verstrekken die een vervaardigingsopbrengst, daarvan een vervaardigingsmethode en een vloeibare kristalvertoning verbetert die de dunne filmtransistor heeft. In een transistor 1 die van de onderst-poort-type dunne film een poortelektrode 4 heeft die op een substraat wordt gevormd, hebben een poort isolerende film 6 die op de poortelektrode wordt gevormd, een operationele halfgeleiderfilm 8 die op poort isolerende film 6 op poortelektrode 4, een film 3 wordt gevormd van de kanaalbescherming die op de operationele halfgeleiderfilm wordt gevormd, en bron en een afvoerkanaalelektroden 14 en 15 gevormd aan beide kanten van de hoogste oppervlakte van film 3 van de kanaalbescherming die met de operationele halfgeleiderfilm met de operationele halfgeleider, en film 3 wordt verbonden van de kanaalbescherming een eerste het isoleren laag 10 contacterend aan een hogere interface van operationele halfgeleiderfilm 8 en een tweede het isoleren laag eerste het isoleren laag.

 
Web www.patentalert.com

< Low base-emitter voltage heterojunction bipolar transistor

< Capacitor having copper electrodes and diffusion barrier layers

> Method of identifying bottlenecks and improving throughput in wafer processing equipment

> Self aligned double gate transistor having a strained channel region and process therefor

~ 00162