A clock recovery method in digital signal sampling wherein the clock is
generated from a phase-locking loop or PLL which multiples a given
frequency by a whole number. The method includes comparing the relative
position of the signals with respect to the clock so as to determine
whether a selected type of the clock transitions is in phase with the same
type of signal transitions by: producing over a clock period several
zones, one zone corresponding to the selected type of transitions;
analysing the signal transitions relatively to the clock uplink or
downlink transitions; cumulating in the corresponding zone the analysis
results; determining on the basis of the accumulation whether the sampling
clock frequency and/or phase needs to be modified or not. The invention is
applicable to signals derived from graphics cards.
Eine Taktrückgewinnungmethode im Musterstück des digitalen Signals, worin der Taktgeber von einer Phase-verriegelnschleife oder von einem PLL erzeugt wird, das Mehrfachverbindungsstellen ein gegebene Frequenz durch eine vollständige Zahl. Die Methode schließt das Vergleichen der relativen Position der Signale in Bezug auf den Taktgeber ein, damit feststellen, ob eine vorgewählte Art Taktgeberübergänge in der Phase mit der gleichen Art der Schrittumschläge vorbei ist: über einem Taktabstand einige Zonen produzieren, eine Zone, die der vorgewählten Art von Übergängen entspricht; die Schrittumschläge zu den Taktgeber uplink oder downlink Übergängen verhältnismäßig analysieren; in der entsprechenden Zone die Analyse Resultate anhäufen; Bestimmung auf der Grundlage von die Ansammlung, ob die Musterstücktaktfrequenz und/oder die Phase geändert werden muß oder nicht. Die Erfindung ist auf die Signale anwendbar, die von den Graphikkarten abgeleitet werden.
