First-in/first-out ("FIFO") memory circuitry includes first and second
Gray-code-based counters for respectively counting write and read clock
signals. A Gray code subtractor subtracts from one another the counts
output by the counters. Shift register circuitry shifts in successive data
words in synchronism with the write clock signal. The shift register
circuitry includes selection circuitry configured to select one of the
data words based on a Gray code decoding of information from the
subtractor. Circuitry may also be included to monitor the information from
the subtractor to detect full or empty conditions of the shift register
circuitry.
("fifo") les circuits à système premier entré, premier sorti de mémoire incluent d'abord et les compteurs en second lieu Gris-code-basés pour compter respectivement écrivent et lisent des signaux d'horloge. Un subtractor gris de code soustrait les uns des autres les comptes produits par les compteurs. Les circuits de registre à décalage décalent dans des mots contenant des données successifs dans le synchronisme avec le signal d'horloge d'inscription. Les circuits de registre à décalage incluent des circuits de choix configurés pour choisir un des mots contenant des données basés sur un décodage gris de code d'information à partir du subtractor. Des circuits peuvent également être inclus pour surveiller l'information du subtractor pour détecter de pleins ou vides états des circuits de registre à décalage.
