A semiconductor device has multilevel memory cells, each cell storing at
least three levels of data each. At least a first data composed of first
data bits and a second data composed of second data bits are arranged in
order that at least a bit of an N-order of the first bits and a bit of the
N-order of the second bits are stored in one of the cells, the N being an
integral number. A voltage corresponding to the N-order bits is generated
and applied to the one of the cells in response to an address information
corresponding thereto. Another semiconductor device has multilevel memory
cells arranged so as to correspond to a physical address space, each cell
storing 2.sup.n levels of data each expressed by n (n.gtoreq.2) number of
bits (X1, X2, . . . , Xn). A logical address is converted into a physical
address of the physical address space. Judging is made whether a logical
address space including the logical address matches the physical address
space. When matched, the most significant bit X1 is specified once using a
reference value. The specified bit is output from one of the cells
corresponding to the physical address. If not matched, the bits (X2, . . .
, Xn) are specified by n--time specifying operation maximum using maximum
n number of different reference values. The data writing/reading
operations to/from the semiconductor devices can be stored in a computer
readable medium as program codes for causing a computer to execute these
operations.
Прибора на полупроводниках имеет многоуровневые ячейкы памяти, каждая клетка по крайней мере 3 уровня данных каждое. По крайней мере аранжированы первыми данными составленными первых битов информации и вторыми данными составленными вторых битов информации для того НОП по крайней мере немного Н-zakaz первых битов и немного Н-zakaz вторых битов хранятся в одной из клеток, н монолитно номер. Напряжение тока соответствуя к битам Н-zakaza произведено и приложено до одна из клеток in response to данные по адреса соответствуя к тому. Другой прибора на полупроводниках имеет многоуровневые ячейкы памяти аранжированные, что соответствовал к физическому месту для адреса, каждой клетке 2.sup.n уровни данных каждое выраженное номером н (n.gtoreq.2) битов (X1, X2. . . , xn). Логически адрес преобразован в физический адрес физического места для адреса. Судить сделан сопрягает ли логически место для адреса включая логически адрес физическое место для адреса. После того как я сопряган, определен значительно бит X1 раз использующ значение справки. Определенный бит от одной из клеток соответствуя к физическому адресу. If not сопрягано, биты (X2. . . , xn) определен н -- приурочьте определять номер н деятельности максимальный используя максимальный по-разному значений справки. Деятельности to/from данных writing/reading прибора на полупроводниках можно хранить в средстве компьютера четком как Кодие программы для причинять компьютер исполнить эти деятельности.
