A structure of a Trapezoid-Triple-Gate Field Effect Transistor (FET)
includes a plurality of trapezoid pillars being transversely formed on an
crystalline substrate or Silicon-On-Insulator (SOI) wafer. The trapezoid
pillars can juxtapose with both ends connected each other. Each trapezoid
pillar has a source, a channel region, and a drain aligned in longitudinal
direction and a gate latitudinally superposes the channel region of the
trapezoid pillar. The triple gate field effect transistor comprises a
dielectric layer formed between the channel region and the conductive gate
structure.
Een structuur van een trapezoïde-drievoudig-Poort Transistor van het Effect van het Gebied (FET) omvat een meerderheid van trapezoïdepijlers die dwars op een kristallijn substraat of Silicon-On-Insulator (SOI) worden gevormd wafeltje. De trapezoïdepijlers kunnen met beide verbonden einden elkaar naast elkaar plaatsen. Elke trapezoïdepijler heeft een bron, een kanaalgebied, en een afvoerkanaal dat in longitudinale richting en een poort wat de breedte betreft superposes het kanaalgebied van de trapezoïdepijler wordt gericht. De drievoudige het effect van het poortgebied transistor bestaat uit een diëlektrische laag die tussen het kanaalgebied en de geleidende poortstructuur wordt gevormd.
