An active negative differential resistance element (an NDR FET) and a
memory device (such as an SRAW using such elements is disclosed Soft error
rate (SER) performance for NDR FETs and such memory devices are enhanced
by adjusting a location of charge traps in a charge trapping layer that is
responsible for effectuating an NDR behavior. Both an SER and a switching
speed performance characteristic can be tailored by suitable placement of
the charge traps.
Um elemento negativo ativo da resistência diferencial (um FET de NDR) e um dispositivo de memória (tal como um SRAW usar tais elementos é desempenho divulgado da taxa de erro macio (SER) para fETs de NDR e tais dispositivos de memória são realçados ajustando uma posição de armadilhas da carga em uma camada da caça com armadilhas da carga que seja responsável para effectuating um comportamento de NDR. um SER e uma característica de desempenho da velocidade do switching podem ser costurados pela colocação apropriada das armadilhas da carga.
