Apparatus and method for reducing test resources in testing Rambus DRAMs

   
   

An apparatus and a method are disclosed for reducing the pin driver count required for testing computer memory devices, specifically Rambus DRAM, while a die is on a semiconductor wafer. By reducing the pin count, more DRAMs can be tested at the same time, thereby reducing test cost and time. One preferred embodiment utilizes a trailing edge of a precharge clock to select a new active bank address, so that the address line required to select a new active address does not have to be accessed at the same time as the row lines.

Un aparato y un método se divulgan para reducir el perno cuenta requerida para los dispositivos de prueba de la memoria de computadora, específicamente COPITA del conductor de Rambus, mientras que un dado está en una oblea de semiconductor. Reduciendo el perno cuenta, más copitas se pueden probar en el mismo tiempo, de tal modo reduciendo coste de la prueba y tiempo. Uno prefirió la encarnación utiliza un borde de fuga/posterior de un reloj de la precarga para seleccionar una nueva dirección activa del banco, para no tener que alcanzar la línea de la dirección requerida para seleccionar una nueva dirección activa al mismo tiempo que la fila alinea.

 
Web www.patentalert.com

< Hardware emulation of parallel ATA drives with serial ATA interface

< Method for identifying and communicating with a plurality of slaves in a master-slave system

> Methods and apparatus for reading memory device register data

> Circuit and method for decreasing the required refresh rate of DRAM devices

~ 00160