A method and circuit increases the capacitance of a digit line coupled to a
memory cell capacitor during a memory read operation. The increased
capacitance on the active digit line coupled to the memory cell capacitor
causes it to respond slower to activation of a negative sense amplifier
than a reference digit line that is also coupled to the sense amplifier.
As a result, the sense amplifier favors sensing a high voltage from the
memory cell thereby decreasing the required refresh rate of the memory
cells because memory cell capacitors storing a high voltage tend to
discharge faster than memory cell capacitors storing a low voltage.
Um método e um circuito aumentam a capacidade de uma linha do dígito acoplada a um capacitor da pilha de memória durante uma operação lida da memória. A capacidade aumentada na linha ativa do dígito acoplada ao capacitor da pilha de memória faz com que responda mais lento à ativação de um amplificador negativo do sentido do que uma linha do dígito da referência que seja acoplada também ao amplificador do sentido. Em conseqüência, os favores do amplificador do sentido que detetam uma alta tensão da pilha de memória que diminui desse modo requerido refrescam a taxa das pilhas de memória porque os capacitores da pilha de memória que armazenam uma alta tensão tendem a se descarregar mais rapidamente do que os capacitores da pilha de memória que armazenam uma baixa tensão.
