SRAM self-timed write stress test mode

   
   

An integrated circuit includes a test circuit that may be configured to generate a test signal having a predetermined pulse width in response to a control input. The test signal may track process corners of the integrated circuit and may be used to predict a failure of the integrated circuit.

Un circuit intégré inclut un circuit d'essai qui peut être configuré pour produire d'un signal d'essai ayant une largeur prédéterminée d'impulsion en réponse à une entrée de commande. Le signal d'essai peut dépister les coins de processus du circuit intégré et peut être employé pour prévoir un échec du circuit intégré.

 
Web www.patentalert.com

< System and method for constructing and personalizing a universal information classifier

< Web-based electronic mail server apparatus and method using full text and label indexing

> Method and system for filtering unauthorized electronic mail messages

> System for eliminating unauthorized electronic mail

~ 00160