An SRAM cell comprising a first inverter comprising a first load element
and a first driver NMOSFET, a second inverter comprising a second load
element and a second driver NMOSFET and having input and output terminals
cross-coupled to output and input terminals of the first inverter,
respectively, a first transfer gate NMOSFET having a current path inserted
between the first inverter and a first bit line and a gate connected to a
word line, and a second transfer gate NMOSFET having a current path
inserted between the second inverter and a second bit line and a gate
connected to the word line, wherein a current drivability of the first
inverter and the first transfer gate NMOSFET for the first bit line is set
to be larger than that of the second inverter and the second transfer gate
NMOSFET for the second bit line.
Клетка SRAM состоя из первого инвертора состоя из первого элемента нагрузки и первого водителя NMOSFET, второго инвертора состоя из второго элемента нагрузки и второго водителя NMOSFET и input и выходных терминалов cross-coupled для того чтобы вывести наружу и input стержней первого инвертора, соответственно, первого строба NMOSFET перехода имея в настоящее время курс введенный между первым инвертором и первой линией бита и стробом соединенными к линии слова, и вторым стробом NMOSFET перехода имея в настоящее время курс введенный между вторым инвертором и второй линией бита и стробом соединенными к линии слова, при котором в настоящее время drivability первого инвертора и первого строба перехода NMOSFET для первой линии бита установлено для того чтобы быть большле чем нмосфетиз второго инвертора и второго строба NMOSFET перехода для второй линии бита.
