According to the invention, a frequency demultiplication circuit serves to
generate wander or wander sequences having frequencies of less than 10 Hz
and, in particular, less than 1 Hz. Said frequency demultiplication
circuit receives, on the input side, pulse signals of a relatively high
frequency and has two counter arrays (C11, C12; C21, C22) and a phase
comparator circuit (COMg) that is connected to the outputs of said counter
arrays. The counting cycle of one counter array (C22) is modified with
regard to the counting cycle of the other counter array (C12) within a
period of the respective wander to be generated or of the respective
wander sequence to be generated according to a desired progression of the
wander or of the wander sequence.
Σύμφωνα με την εφεύρεση, ένα κύκλωμα demultiplication συχνότητας χρησιμεύει να παραγάγει περιπλανιέται ή περιπλανιέται ακολουθίες που έχουν τις συχνότητες λιγότερο από 10 Hz και, ειδικότερα, λιγότερο από 1 Hz. Το εν λόγω κύκλωμα demultiplication συχνότητας λαμβάνει, από την πλευρά εισαγωγής, τα σήματα σφυγμού μιας σχετικά υψηλής συχνότητας και έχει δύο αντίθετες σειρές (C11, C12 C21, C22) και ένα κύκλωμα συγκριτών φάσης (COMg) που συνδέεται με τα αποτελέσματα των εν λόγω αντίθετων σειρών. Ο μετρώντας κύκλος μιας αντίθετης σειράς (C22) τροποποιείται όσον αφορά το μετρώντας κύκλο της άλλης αντίθετης σειράς (C12) εντός μιας περιόδου αντίστοιχου περιπλανιέται για να παραχθεί ή του αντίστοιχου περιπλανηθείτε ακολουθία που παράγεται σύμφωνα με μια επιθυμητή πρόοδο περιπλανιέται ή περιπλανιέται ακολουθία.
