Gate edge diode leakage reduction

   
   

An embodiment of the invention is an integrated circuit 2 having halo atoms 12 concentrated at a gate side of a channel region and impurity atoms 14 within the channel region. Another embodiment of the invention is a method of manufacturing an integrated circuit that includes the implantation of impurity atoms 14 into a semiconductor substrate 11.

Un metodo di realizzazione dell'invenzione è un circuito integrato 2 che ha atomi 12 di guidacarta concentrati su un lato del cancello di una regione della scanalatura e degli atomi 14 dell'impurità all'interno della regione della scanalatura. Un altro metodo di realizzazione dell'invenzione è un metodo di produzione del circuito integrato che include l'impianto degli atomi 14 dell'impurità in un substrato 11 a semiconduttore.

 
Web www.patentalert.com

< High aspect ratio contact surfaces having reduced contaminants

< Bi-directional Fowler-Nordheim tunneling flash memory

> Semiconductor devices, and methods of manufacture of the same

> GaN based LED lighting extraction efficiency using digital diffractive phase grating

~ 00157