A semiconductor device has an insulating substrate with conductor patterns
bonded to and formed on both the top and bottom surfaces of a ceramic
substrate. Soldering is provided between the conductor pattern on the top
surface side and a heat developing chip component such as a power
semiconductor element is mounted thereon. Between the conductor pattern on
the bottom surface side and a heat dissipating metal base plate, each of
four corners of the ceramic substrate is chamfered to form a chamfered
section with a chamfered dimension of 2 to 10 mm. Alternatively, slits can
be formed at the four corners on the bottom surface side. Moreover, the
thickness of the conductor patterns can be controlled in relation to the
ceramic substrate. These configurations relax the stress concentration
created in the soldered section due to a thermal cycle.
Ein Halbleiterelement hat ein isolierendes Substrat mit den Leitermustern, die zu abgebunden werden und auf den oberen und Grundflächen eines keramischen Substrates gebildet sind. Das Löten wird zwischen dem Leitermuster auf der Oberfläche Seite zur Verfügung gestellt und ein sich entwickelnder Spanbestandteil der Hitze wie ein Energie Halbleiterelement wird darauf angebracht. Zwischen dem Leitermuster auf der Grundflächeseite und einer zerstreuenden grundplatte der Hitze Metallwird jede von vier Ecken des keramischen Substrates abgeschrägt, um einen abgeschrägten Abschnitt mit einem abgeschrägten Maß von 2 bis 10 Millimeter zu bilden. Wechselweise können Schlitze an den vier Ecken auf der Grundflächeseite gebildet werden. Außerdem kann die Stärke der Leitermuster in Beziehung zu dem keramischen Substrat kontrolliert sein. Diese Konfigurationen entspannen sich die Druckkonzentration, die im gelöteten Abschnitt wegen eines thermischen Zyklus verursacht wird.
