A system and method are presented for an external host processor to
distribute data to memory devices associated with multiple digital signal
processors (DSPs) within an integrated circuit "system on a chip." A host
processor interface in the multi-processor integrated circuit responds to
commands from the host processor and provides access to the memory
devices. A control register in the interface is directly accessible by the
host processor, and is used to generate various control signals in
response to host processor commands. A data control register in the
interface has a field of write enable bits that directly control write
accessibility of the memory devices--if a designated write-enable bit
within the data control register is set, the corresponding memory devices
are write enabled. An extended address bit in the control register is used
to select either instruction or data memory for write access.
Un système et une méthode sont présentés pour qu'un processeur externe de centre serveur distribue des données aux blocs de mémoires liés aux processeurs multiples de signal numérique (DSPs) dans un circuit intégré le "système sur un morceau." Une interface de processeur de centre serveur dans le circuit intégré de multiprocesseur répond aux commandes du processeur de centre serveur et permet d'accéder aux blocs de mémoires. Un compteur d'instruction dans l'interface est directement accessible par le processeur de centre serveur, et est employé pour produire de divers signaux de commande en réponse aux commandes de processeur de centre serveur. Un compteur d'instruction de données dans l'interface fait écrire un champ de permettent le peu qui commandent directement écrivent l'accessibilité des blocs de mémoires -- s'indiqué écrire-permettent le peu dans le compteur d'instruction de données est placé, les blocs de mémoires correspondants sont écrivent permis. Un peu prolongé d'adresse dans le compteur d'instruction est employé pour choisir ou l'instruction ou la mémoire de données pour écrivent l'accès.
