An improved clocking circuit is provided for generating a half swing
clock. Previous circuit operations required an additional supply voltage
rail (Vdd/2), but the preferred embodiment exploits charge sharing to
generate a half swing clock with less power and without the additional
supply voltage rail. To drive clock nodes to Vdd/2, a shunt transistor is
opened, and the fully charged clock node shares its charge with the fully
discharged clock node. If capacitances have been properly matched, both
nodes will settle at Vdd/2.
Um circuito cronometrando melhorado é fornecido gerando um meio pulso de disparo do balanço. As operações precedentes do circuito requereram um trilho adicional da tensão de fonte (Vdd/2), mas a carga preferida das façanhas da incorporação que compartilha para gerar um meio pulso de disparo do balanço com menos poder e sem o trilho adicional da tensão de fonte. Para dirigir nós do pulso de disparo a Vdd/2, um transistor da derivação é aberto, e as partes inteiramente carregadas do nó do pulso de disparo sua carga com o nó inteiramente descarregado do pulso de disparo. Se as capacidades forem combinadas corretamente, ambos os nós estabelecir-se-ão em Vdd/2.
