An improved technique and associated apparatus for timing calibration of a
logic device is provided. A calibration test pattern is transferred to a
logic device first at a data rate slower than normal operating speed to
ensure correct capture of the pattern at the device to be calibrated. Once
the pattern is correctly captured and stored, the test pattern is
transmitted to the logic device at the normal operating data rate to
perform timing calibration. The improved technique and apparatus permits
the use of any pattern of bits as a calibration test pattern, programmable
by the user or using easily-interchangeable hardware.
Μια βελτιωμένη τεχνική και μια σχετική συσκευή για τη βαθμολόγηση συγχρονισμού μιας συσκευής λογικής παρέχονται. Ένα σχέδιο δοκιμής βαθμολόγησης μεταφέρεται σε μια συσκευή λογικής πρώτα σε ένα ποσοστό στοιχείων πιό αργό από η κανονική λειτουργούσα ταχύτητα για να εξασφαλίσει σωστό συλλαμβάνει του σχεδίου στη συσκευή που βαθμολογείται. Μόλις συλληφθεί σωστά το σχέδιο και αποθηκευτεί, το σχέδιο δοκιμής διαβιβάζεται στη συσκευή λογικής στο κανονικό λειτουργούν ποσοστό στοιχείων για να εκτελέσει τη βαθμολόγηση συγχρονισμού. Η βελτιωμένες τεχνική και η συσκευή επιτρέπουν τη χρήση οποιουδήποτε σχεδίου των κομματιών ως σχέδιο δοκιμής βαθμολόγησης, προγραμματίσημου από το χρήστη ή χρησιμοποίηση του εύκολα-ανταλλάξιμου υλικού.
