Structures and methods for vertical memory cell. The vertical memory cell
includes a vertical metal oxide semiconductor field effect transistor
(MOSFET) extending outwardly from a substrate. The MOSFET has a first
source/drain region, a second source/drain region, a channel region
between the first and the second source/drain regions, and a gate
separated from the channel region by a gate insulator. A first
transmission line is coupled to the first source/drain region. A second
transmission line is coupled to the second source/drain region. The MOSFET
is adapted to be programmed to have a charge trapped in at least one of a
first storage region and a second storage region in the gate insulator and
operated with either the first source/drain region or the second
source/drain region serving as the source region.
Структуры и методы для вертикальный ячейкы памяти. Вертикальный ячейкы памяти вклюает вертикальный транзистор влияния поля полупроводника окиси металла (mosfet) удлиняя наружно от субстрата. Mosfet имеет первую зону source/drain, вторую зону source/drain, зону канала между первым и вторыми зонами source/drain, и стробом отделенным от зоны канала изолятором строба. Первая линия передачи соединена к первой зоне source/drain. Вторая линия передачи соединена к второй зоне source/drain. Mosfet приспособлен быть запрограммированным для того чтобы иметь обязанность поглощенную в по крайней мере одной из первой зоны хранения и второй зоны хранения в изоляторе строба и, котор эксплуатирова с или первой зоной source/drain или второй сервировкой зоны source/drain как зона источника.
