Embodiments of the invention provide a command decoder and related
circuitry for use in a semiconductor memory device that can operate both
as a double rate synchronous dynamic random access random access memory
device, and a fast cycle random access memory device.
Les modes de réalisation de l'invention fournissent un décodeur de commande et des circuits relatifs pour l'usage dans un dispositif de mémoire à semiconducteurs qui peut actionner tous les deux comme dispositif dynamique synchrone de mémoire à accès sélective d'accès sélectif de double taux, et un dispositif rapide de mémoire à accès sélective de cycle.
