Method and apparatus for configuring access times of memory devices

   
   

A method and apparatus for initializing dynamic random access memory (DRAM) devices is provided wherein a channel is levelized by determining the response time of each of a number of DRAM devices coupled to a bus. Determining the response time for a DRAM device comprises writing logic ones to a memory location of the DRAM device using the bus. Subsequently, a read command is issued over the bus, wherein the read command is addressed to the newly-written memory location of the DRAM device. The memory controller then measures the elapsed time between the issuance of the read command and the receipt of the logic ones from the DRAM device, and this elapsed time is the response time of the DRAM device. Following the determination of a response time for each DRAM device, and using the longest response time, a delay is computed for each of the DRAM devices coupled to the bus so that the response time, in clock cycles, of each of the DRAM devices coupled to the bus equals the longest response time. A delay is programmed in at least one register of each of the DRAM devices coupled to the bus by writing values to at least one register of each of the DRAM devices.

Une méthode et un appareil pour initialiser les dispositifs dynamiques de mémoire à accès sélective (DRACHME) est fournie où un canal est levelized en déterminant le temps de réponse de chacun d'un certain nombre de dispositifs de DRACHME couplés à un autobus. La détermination du temps de réponse pour un dispositif de DRACHME comporte la logique d'écriture ceux à un endroit de mémoire du dispositif de DRACHME à l'aide de l'autobus. Plus tard, une commande lue est publiée au-dessus de l'autobus, où la commande lue est adressée à l'endroit de mémoire nouveau-écrit du dispositif de DRACHME. Le contrôleur de mémoire mesure alors le temps écoulé entre le établissement de la commande lue et la réception de la logique ceux du dispositif de DRACHME, et ce temps écoulé est le temps de réponse du dispositif de DRACHME. Après la détermination d'un temps de réponse pour chaque dispositif de DRACHME, et l'usage du plus long temps de réponse, un retarder est calculé pour chacun des dispositifs de DRACHME couplés à l'autobus de sorte que le temps de réponse, dans des rhythmes, de chacun des dispositifs de DRACHME couplés à l'autobus égale le plus long temps de réponse. Un retarder est programmé dans au moins un registre de chacun des dispositifs de DRACHME couplés à l'autobus en écrivant des valeurs au moins à un registre de chacun des dispositifs de DRACHME.

 
Web www.patentalert.com

< Method and system for dynamically selecting tape drives to connect with host computers

< Digital data storage subsystem including arrangement for increasing cache memory addressability

> Computer program product for defining slits in a bus on a chip

> Thread memory reclamation

~ 00154