Enhanced CPLD macrocell module having selectable bypass of steering-based resource allocation

   
   

Structures and techniques are provided for allowing one or more of the following actions to occur within a Complex Programmable Logic Device (CPLD): (1) Elective use of a fast, allocator-bypassing path (e.g., a fast 5-PT path) in combination with in-block simple or super-allocation; (2) Elective use of an OSM-bypassing path for signals that do not need pin-consistency; (3) Automatic re-routing of output enable signals that corresponding to output signals which are re-routed for pin-consistency purposes; (4) Global distribution of globally-usable output enable signals; (5) Elective use of two-stage steering to develop complex sum-of-clusters terms where fast path or simple allocation will not be sufficient; and (6) Use of unidirectional super-allocation with stage-2 wrap-around in designs having about 24 or less macrocell units per logic block. Techniques are provided for concentrating the development of complex function signals (e.g., .ltoreq.80PTs) within singular logic blocks so that the development of such complex function signals does not consume inter-block interconnect resources. One CPLD configuring method includes the machine-implemented steps of first identifying middle-complexity functions that are achievable by combined simple or super-allocation based development in one logic block and fast-path completion in the same or a second logic block; and configuring the CPLD to realize one or more of the functions identified in the first identification step by simple or super-allocation based development in one logic block and fast-path completion in the same or a second logic block.

Des structures et les techniques sont données pour permettre à un ou plusieurs des actions suivantes de se produire dans un dispositif de logique programmable complexe (CPLD) : (1) l'utilisation élective d'un rapide, distributeur-déviant le chemin (par exemple, un chemin 5-PT rapide) en combination avec dans-bloquent simple ou l'superbe-attribution ; (2) utilisation élective d'un chemin OSM-déviant pour les signaux qui n'ont pas besoin d'goupille-uniformité ; (3) le déplacement automatique du rendement permettent des signaux cette correspondance aux signaux de sortie qui sont recheminés pour l'uniformité goupille- ; (4) la distribution globale du rendement global-utilisable permettent des signaux ; (5) utilisation élective de la direction à deux étages de développer des limites complexes de somme-de-faisceaux où le chemin rapide ou l'attribution simple ne sera pas suffisante ; et (6) utilisation d'superbe-attribution continue avec le bouclage stage-2 dans les conceptions ayant environ 24 ou moins d'unités de macrocell par bloc de logique. Des techniques sont données pour concentrer le développement des signaux complexes de fonction (par exemple, ltoreq.80PTs) dans les blocs singuliers de logique de sorte que le développement de tels signaux complexes de fonction ne consomme pas les ressources entre blocs d'interconnexion. Une méthode de configuration de CPLD inclut les étapes machine-mises en application des premières fonctions d'identification de moyen-complexité qui sont réalisables par le développement simple ou parattribution basé combiné dans un bloc de logique et l'accomplissement de rapide-chemin dans la même chose ou un deuxième bloc de logique ; et la configuration du CPLD pour réaliser un ou plusieurs des fonctions identifiées dans la première étape d'identification par simple ou superbe-attribution a basé le développement dans un bloc de logique et l'accomplissement de rapide-chemin dans la même chose ou un deuxième bloc de logique.

 
Web www.patentalert.com

< Method for operating a brushless direct current motor

< Apparatus and method of error detection and correction in a radiation-hardened static random access memory field-programmable gate array

> Hard phase alignment of clock signals using asynchronous level-mode state machine

> DCVSL pulse width controller and system

~ 00153