A method for performing error correction on data read from a multistate
memory array, by encoding data read from each memory element of the array,
detecting an error in the encoded data from one memory element, and
correcting the error by changing X bits of the encoded data (preferably
X=1), and a multistate memory system for performing the method. Preferably
the system is a circuit in which each memory element is a flash memory
cell. The invention enables implementation of error detection and
correction while requiring storage of fewer ECC check bits (with the data
of interest) than the number of ECC check bits that would need to be
stored in accordance with the prior art. In accordance with the invention,
a data bit is read from each memory cell by asserting a signal having a
signal value in a value range, where the value range is a member of a
sequence of non-overlapping value subranges L.sub.i H.sub.i, where N is
the number of states of each memory element, and N is equal to at least 3,
and the value subranges are determined by values L.sub.i and H.sub.i
satisfying L.sub.1
Une méthode pour exécuter la correction d'erreurs sur des données lues d'une rangée de mémoire de multistate, en codant des données lues de chaque élément de mémoire de la rangée, détectant une erreur dans les données codées d'un élément de mémoire, et corrigeant l'erreur en changeant le peu de X des données codées (de préférence X=1), et d'un système de mémoire de multistate pour exécuter la méthode. De préférence le système est un circuit en lequel chaque élément de mémoire est une cellule de mémoire instantanée. L'invention permet l'exécution de la détection des erreurs et la correction tout en exigeant le stockage de peu de peu de contrôle d'ECC (avec les données d'intérêt) que le nombre d'ECC vérifient le peu qui devrait être stocké en vertu de l'art antérieur. Selon l'invention, un bit d'informations est lu de chaque cellule de mémoire en affirmant un signal ayant une valeur de signal dans une gamme de valeur, où la gamme de valeur est un membre d'un ordre des subranges non-recouverts L.sub.i H.sub.i de valeur, où N est le nombre d'états de chaque élément de mémoire, et N est égal au moins à 3, et les subranges de valeur sont déterminés par les valeurs L.sub.i et H.sub.i satisfaisant L.sub.1
