CMOS image sensor arrangement with reduced pixel light shadowing

   
   

An exemplary CMOS image sensor comprises a plurality of pixels arranged in an array. The plurality of pixels includes a first pixel proximate an optical center of the array, and a second pixel proximate a peripheral edge of the array. The CMOS image sensor further comprises a first metal interconnect segment associated with the first pixel situated in a first metal layer, and a second metal interconnect segment associated with the second pixel situated in the first metal layer. The second metal interconnect segment is shifted closer to the optical center of the array than the first metal interconnect segment so that the second metal interconnect segment approximately aligns with a principle ray angle incident the second pixel, thereby reducing pixel light shadowing.

Примерный датчик изображения cmos состоит из множественности пикселов аранжированных в блоке. Множественность пикселов вклюает первый пиксел proximate оптически центр блока, и второй пиксел proximate периферийный край блока. Датчик изображения cmos более дальнейший состоит из первого этапа interconnect металла связанного при первый пиксел расположенный в первый слой металла, и второго этапа interconnect металла связанного с вторым пикселом расположенный в первый слой металла. Второй этап interconnect металла перенесен closer to оптически центр блока чем первый этап interconnect металла так, что второй этап interconnect металла приблизительно выровняет с случаем угла луча принципа второй пиксел, таким образом уменьшая затенять пиксела светлый.

 
Web www.patentalert.com

< Dual-height cell with variable width power rail architecture

< Low leakage diodes, including photodiodes

> CMOS image sensor and manufacturing method of the same

> Semiconductor light emitting device

~ 00152