Semiconductor topography having an inactive region formed from a dummy structure pattern

   
   

A dummy structure pattern for fabricating a substantially planar surface within an inactive region of a semiconductor topography is provided. In particular, a semiconductor topography is provided which includes an inactive region comprising a sacrificial annular dummy structure configured to surround an area larger than a square of a minimum critical dimension of a device arranged within an active region of the semiconductor topography. In a preferred embodiment, the area is exclusively designated for a formation of an isolation structure within the semiconductor substrate of the semiconductor topography. As such, a semiconductor topography is provided which includes a separate isolation structure arranged within a spacing of a contiguous isolation structure, which is arranged in a grid pattern within a portion of a semiconductor substrate. Moreover, a semiconductor device is provided which includes an inactive region with a plurality of similarly sized and uniformly arranged annular diffusion regions.

Ein blindes Strukturmuster für das Fabrizieren einer im wesentlichen planaren Oberfläche innerhalb einer unaktivierten Region einer Halbleitertopographie wird zur Verfügung gestellt. Insbesondere wird eine Halbleitertopographie, die eine unaktivierte Region einschließt, die eine opfernde ringförmige blinde Struktur enthält, die zusammengebaut wird, um ein Bereich größer, als ein Quadrat eines minimalen kritischen Maßes einer Vorrichtung zu umgeben zur Verfügung gestellt, die innerhalb einer aktiven Region der Halbleitertopographie geordnet wird. In einer bevorzugten Verkörperung wird der Bereich ausschließlich für eine Anordnung einer Lokalisierung Struktur innerhalb des Halbleitersubstrates der Halbleitertopographie gekennzeichnet. Als solcher, wird eine Halbleitertopographie zur Verfügung gestellt, die eine unterschiedliche Lokalisierung Struktur einschließt, die innerhalb eines Abstandes einer angrenzenden Lokalisierung Struktur geordnet wird, die in einem Gitterfeld innerhalb eines Teils eines Halbleitersubstrates geordnet wird. Außerdem wird ein Halbleiterelement zur Verfügung gestellt, das eine unaktivierte Region mit einer Mehrzahl der ähnlich sortierten und gleichmäßig geordneten ringförmigen Diffusion (Zerstäubung) Regionen einschließt.

 
Web www.patentalert.com

< Metal gasket for a semiconductor fabrication chamber

< Packaged die on PCB with heat sink encapsulant and methods

> Die-down ball grid array package with die-attached heat spreader and method for making the same

> Enhanced barrier liner formation for via

~ 00150