Disclosed is a semiconductor integrated circuit realizing improved
operating speed, reduced power consumption in an active mode, reduced
power consumption in a standby mode, and reduced area of a chip. A first
logic gate using a first pair of potentials VDDL, VSSL having a relatively
small potential difference as an operation power source and a second logic
gate using a second pair of potentials VDDH, VSSH having a relatively
large potential difference as an operation power source commonly use
substrate potentials VBP, VBN of MIS transistors. The second logic gate
has a relatively high driving capability, and the first logic gate can
operate on relatively low power. The MIS transistor has a threshold
voltage which increases by a reverse substrate bias and decreases by a
forward substrate bias. By commonly using the substrate potential, even in
the case where different substrate bias states are generated at both of
the logic gates, MOS transistors of the logic gates can be formed in the
common well region.
Révélé est un circuit intégré de semi-conducteur réalisant la vitesse de fonctionnement améliorée, la puissance d'énergie réduite en mode actif, la puissance d'énergie réduite dans un mode 'attente', et le secteur réduit d'un morceau. Une première porte de logique en utilisant une première paire de potentiels VDDL, VSSL ayant une différence potentielle relativement petite comme source d'énergie d'opération et deuxième porte de logique en utilisant une deuxième paire de potentiels VDDH, VSSH ayant une différence potentielle relativement grande en tant que potentiels VBP, VBN d'un substrat d'utilisation de source d'énergie d'opération généralement des transistors de mis. La deuxième porte de logique a des possibilités relativement élevées d'entraînement, et la première porte de logique peut opérer la puissance relativement basse. Le transistor de mis a une tension de seuil que les augmentations par un substrat renversé polarisent et diminue par une polarisation vers l'avant de substrat. En employant généralement le potentiel de substrat, même dans le cas où différents états de polarisation de substrat sont produits à toutes les deux portes de logique, transistors de MOS des portes de logique peut être formé dans la région de puits de terrain communal.
