A transistor (10) is formed having three separately controllable gates (44,
42, 18). The three gate regions may be electrically biased differently and
the gate regions may have different conductivity properties. The
dielectrics on the channel sidewall may be different than the dielectrics
on the top of the channel. Electrical contacts to source, drain and the
three gates is selectively made. By including charge storage layers, such
as nanoclusters, adjacent the transistor channel and controlling the
charge storage layers via the three gate regions, both volatile and
non-volatile memory cells are realized using the same process to create a
universal memory process. When implemented as a volatile cell, the height
of the transistor and the characteristics of channel sidewall dielectrics
control the memory retention characteristics. When implemented as a
nonvolatile cell, the width of the transistor and the characteristics of
the overlying channel dielectrics control the memory retention
characteristics.
Un transistore (10) è formato esclusivamente avendo tre cancelli controllabili (44, 42, 18). Le tre regioni di cancello possono essere influenzate elettricamente diversamente e le regioni di cancello possono avere proprietà differenti di conducibilità. I dielettrici sul muro laterale della scanalatura possono essere differenti che i dielettrici sulla parte superiore della scanalatura. I contatti elettrici alla fonte, allo scolo ed ai tre cancelli è stabilito selettivamente. Includendo gli strati di immagazzinaggio della carica, quali i nanoclusters, adiacenti la scanalatura del transistore e controllare gli strati di immagazzinaggio della carica via le tre regioni di cancello, sia volatili che cellule di memoria non volatile sono realizzati usando lo stesso processo per generare un processo universale di memoria. Una volta effettuata come cellula volatile, l'altezza del transistore e le caratteristiche dei dielettrici del muro laterale della scanalatura controllano le caratteristiche di ritegno di memoria. Una volta effettuata come cellula non volatile, la larghezza del transistore e le caratteristiche dei dielettrici sovrastanti della scanalatura controllano le caratteristiche di ritegno di memoria.
