Integrated lithographic layout optimization

   
   

A method and computer system is described for designing a conflict-free altPSM layout by first constructing a planar interlock graph without predefining phase shift shapes. Feature nodes of the graph represent critical elements, while connection nodes of the graph represent phase shape interactions. A pattern analysis of the interlock graph is performed to identify layout violations. Solutions for resolving layout conflicts are applied to the layout resulting in at least one conflict-free altPSM layout. Phase shapes are then applied to the conflict-free altPSM layout. Selection of an optimal solution can be made based on cost analysis.

Een methode en een computersysteem worden beschreven voor het ontwerpen van een lay-out altPSM zonder conflicten door een vlakkoppelingsgrafiek eerst te construeren zonder de vormen van de faseverschuiving vooraf te bepalen. De knopen van de eigenschap van de grafiek vertegenwoordigen kritieke elementen, terwijl de verbindingsknopen van de grafiek de interactie van de fasevorm vertegenwoordigen. Een patroonanalyse van de koppelingsgrafiek wordt uitgevoerd om lay-outschendingen te identificeren. De oplossingen voor het oplossen van lay-outconflicten worden toegepast op de lay-out resulterend in minstens één lay-out altPSM zonder conflicten. De vormen van de fase worden dan toegepast op de lay-out altPSM zonder conflicten. De selectie van een optimale oplossing kan die bij de kostenanalyse worden gemaakt wordt gebaseerd.

 
Web www.patentalert.com

< Pure fill via area extraction in a multi-wide object class design layout

< System and method for analyzing power distribution using static timing analysis

> Low power access to a computing unit from an external source

> System and method for interacting with computer programming languages at semantic level

~ 00149