A system for analyzing a monolithic integrated circuit includes a logic
circuit simulator configured to obtain a cell duty of a primitive cell
configuring a logic circuit by performing a logic simulation of the logic
circuit based on a netlist of the logic circuit and input vectors for the
logic circuit, an analog circuit simulator configured to obtain a
transistor duty of a transistor that configures a primitive cell by
performing an analog simulation of the primitive cell based on a netlist
of the analog circuit of the primitive cell and input vectors for the
primitive cell, and a synthesis module configured to obtain a synthesized
duty of a transistor of the logic circuit by performing a synthesis of the
cell and transistor duties.
Un système pour analyser un circuit intégré monolithique inclut un simulateur de circuit logique configuré pour obtenir un devoir de cellules d'une cellule élémentaire configurant un circuit logique en effectuant une simulation de logique du circuit logique basé sur un netlist des vecteurs de circuit logique et d'entrée pour le circuit logique, un simulateur analogue de circuit configuré pour obtenir un devoir de transistor d'un transistor qui configure une cellule élémentaire en effectuant une simulation analogue de la cellule élémentaire basée sur un netlist du circuit analogue des vecteurs de cellule élémentaire et d'entrée pour la cellule élémentaire, et un module de synthèse configuré pour obtenir un devoir synthétisé d'un transistor du circuit logique en exécutant une synthèse des fonctions de cellules et de transistor.
