Programmable logic device with time-multiplexed interconnect

   
   

A PLD includes at least one portion of the programmable interconnect that can be time multiplexed. The time multiplexed interconnect allows signals to be routed on shared interconnect at different times to different destinations, thereby increasing the functionality of the PLD. Multiple sources can use the same interconnect at different times to send signals to their respective destinations. To ensure proper sharing of the interconnect, the sources can include selection devices (such as multiplexers), and the destinations can include capture devices (such as flip-flops), wherein the selection devices and the capture devices are controlled by the same time multiplexing signal. To optimize the time multiplexing interconnect, as much of the same interconnect is shared as possible.

Een PLD omvat minstens één gedeelte van programmeerbare interconnect die gemultiplexte tijd kan zijn. De gemultiplexte tijd verbindt toestaat onderling signalen die op gedeeld de moeten worden geleid in verschillende tijden aan verschillende bestemmingen onderling verbinden, daardoor verhogend de functionaliteit van PLD. De veelvoudige bronnen kunnen het zelfde gebruiken onderling verbinden in verschillende tijden om signalen naar hun respectieve bestemmingen te verzenden. Om het juiste delen van interconnect te verzekeren, kunnen de bronnen selectieapparaten (zoals multiplextelegrafen) omvatten, en de bestemmingen kunnen vangstapparaten (zoals wipschakelaars) omvatten, waarin de selectieapparaten en de vangstapparaten door het zelfde tijd simultaan overseinende signaal worden gecontroleerd. Om tijd het simultaan overseinen te optimaliseren verbind onderling, zo verbindt veel van het zelfde wordt gedeeld mogelijk onderling.

 
Web www.patentalert.com

< Diagnostic architecture using FPGA core in system on a chip design

< Duty analysis system for a semiconductor integrated circuit and duty analysis method of the same

> Computer system having a ROM correction unit

> Method of testing a memory

~ 00149