Method of testing a memory

   
   

A built-in self-diagnostic (BISD) memory device includes a two-dimension memory array provided with a redundant memory rows and columns that can be substituted for various ones in the two-dimension memory array by an external repair facility. A stimulus generator outputs multi-address test sequences to the memory array during a test mode. A response evaluator receives responses from the memory. A fault table stores evaluations of the responses, and communicates them to the external repair facility. A repair register indicates which memory columns have been intermediately scheduled for repair by the response evaluator. Column counters each accumulate the number of memory bit faults detected in a respective memory column. All are disposed in a single integrated circuit semiconductor device.

Built-in self-diagnostic приспособление памяти (BISD) вклюает блок памяти 2-razmera предусмотренный с рядками и колонками резервными памяти можно заменить для различных одних в блоке памяти 2-razmera внешним средством ремонта. Генератор стимула выводит наружу последовательности испытаний multi-address к блоку памяти во время испытательного режима. Оцениватель реакции получает реакции от памяти. Таблица недостатка хранит оценки реакций, и связывает они к внешнему средству ремонта. Регистр ремонта показывает которые колонки памяти промежуточно были запланированы для ремонта оценивателем реакции. Колонка противопоставляет каждое аккумулирует число недостатков бита памяти обнаруженных в соответственно колонке памяти. Все размещаны в одиночный прибора на полупроводниках интегрированной цепи.

 
Web www.patentalert.com

< Programmable logic device with time-multiplexed interconnect

< Computer system having a ROM correction unit

> Method and system for delivering media services and application over networks

> Method for simulating an electrical circuit, computer program product, software application, and data carrier

~ 00149