Method of designing circuit having multiple test access ports, circuit produced thereby and method of using same

   
   

In a circuit with multiple Test Access Port (TAP) interfaces, the TAPs are arranged into groups, with secondary TAPs in one or more groups and a master TAP in another group, the master TAP having an instruction register with bits for storing a group selection code; a Test Data Output (TDO) circuit responsive to the group selection code connects the group TDO of one of the groups to the circuit TDO; and, for each secondary TAP group, a group Test Data Input (TDI) circuit responsive to a shift state signal for selectively connecting the group TDI to the circuit TDI or to the output of a padding register having its input connected to the circuit TDI, and its output connected to an input of the group TDI circuit; and a group TMS circuit responsive to a predetermined TAP selection code associated with the group for producing a group TMS signal for each TAP in the group.

Σε ένα κύκλωμα με τις πολλαπλάσιες διεπαφές λιμένων πρόσβασης δοκιμής (TAP), τα TAPs τακτοποιούνται στις ομάδες, με δευτεροβάθμιο TAPs σε μια ή περισσότερες ομάδες και έναν κύριο TAP σε μια άλλη ομάδα, ο κύριος TAP που έχει έναν κατάλογο οδηγίας με τα κομμάτια για την αποθήκευση ενός κώδικα επιλογής ομάδας ένα κύκλωμα παραγωγής στοιχείων δοκιμής (TDO) απαντητικό στον κώδικα επιλογής ομάδας συνδέει την ομάδα TDO μια από τις ομάδες με το κύκλωμα TDO και, για κάθε δευτεροβάθμια ομάδα TAP, ένα κύκλωμα εισαγωγής στοιχείων δοκιμής ομάδας (TDI) απαντητικό σε ένα κρατικό σήμα μετατόπισης για επιλεκτικά να συνδέσει την ομάδα TDI με το κύκλωμα TDI ή με την παραγωγή ενός γεμίζοντας καταλόγου που έχει την εισαγωγή του συνδεμένη με το κύκλωμα TDI, και την παραγωγή του που συνδέεται με μια εισαγωγή του κυκλώματος ομάδας TDI και ένα κύκλωμα ομάδας TMS απαντητικό σε έναν προκαθορισμένο κώδικα επιλογής TAP που συνδέεται με την ομάδα για την παραγωγή ενός σήματος ομάδας TMS για κάθε TAP στην ομάδα.

 
Web www.patentalert.com

< Multistandard video decoder and decompression system for processing encoded bit streams including a decoder with token generator and methods relating thereto

< Using consecutive block IDs to keep track of data transferred across a serially linked bridge

> Fully exhibiting asynchronous behavior in a logic network simulation

> Pass-transistor very large scale integration

~ 00149