A method and structure for a CMOS device comprises depositing a silicon
over insulator (SOI) wafer over a buried oxide (BOX) substrate, wherein
the SOI wafer has a predetermined thickness; forming a gate dielectric
over the SOI wafer; forming a shallow trench isolation (STI) region over
the BOX substrate, wherein the STI region is configured to have a
generally rounded corner; forming a gate structure over the gate
dielectric; depositing an implant layer over the SOI wafer; performing one
of N-type and P-type dopant implantations in the SOI wafer and the implant
layer; and heating the device to form source and drain regions from the
implant layer and the SOI wafer, wherein the source and drain regions have
a thickness greater than the predetermined thickness of the SOI wafer,
wherein the gate dielectric is positioned lower than the STI region.
Метод и структура для приспособления cmos состоят из депозировать кремний над вафлей изолятора (SOI) над похороненным субстратом окиси (КОРОБКИ), при котором вафля SOI имеет предопределенную толщину; формировать диэлектрик строба над вафлей SOI; формирующ отмелую зону изоляции шанца (STI) над субстратом КОРОБКИ, при котором зона STI установлена для того чтобы иметь вообще округляемый угол; формировать структуру строба над диэлектриком строба; депозировать имплантирует слой над вафлей SOI; выполняющ одно из вживлений dopant Н-tipa и П-tipa в вафле SOI и имплантируйте слой; и топление приспособление для того чтобы сформировать источник и стечь зоны от имплантирует слой и вафлю SOI, при котором источник и зоны стока имеют толщину greater than предопределенная толщина вафли SOI, при котором диэлектрик строба расположен более низко чем зона STI.
