There is disclosed a data processor comprising: 1) an instruction execution
pipeline comprising N processing stages for executing a load instruction;
2) a status register for storing a modifiable configuration value, the
modifiable configuration value having a first value indicating the data
processor is capable of executing a misaligned access handling routine and
a second value indicating the data processor is not capable of executing a
misaligned access handling routine; 3) a misalignment detection circuit
for determining if the load instruction performs a misaligned access to a
target address of the load instruction and, in response to a determination
that the load instruction does perform a misaligned access, generating a
misalignment flag; and 4) exception control circuitry capable of detecting
the misalignment flag and in response thereto determining if the
modifiable configuration value is equal to the first value.
È rilevato contenere dell'informatico: 1) una conduttura di esecuzione di istruzione che contiene i livelli di elaborazione dati di N per l'esecuzione dell'istruzione del carico; 2) un registro di condizione per la memorizzazione del valore modifiable di configurazione, il valore modifiable di configurazione che ha un primo valore indicare l'informatico è capace di esecuzione dell'accesso mal allineato che maneggia la procedura e un secondo valore che indica l'informatico non è capace di esecuzione dell'accesso mal allineato che maneggia la procedura; 3) un circuito di rilevazione di cattivo allineamento per la determinazione se l'istruzione del carico realizza un accesso mal allineato ad un indirizzo dell'obiettivo dell'istruzione del carico e, in risposta ad una determinazione che l'istruzione del carico realizza un accesso mal allineato, generante una bandierina di cattivo allineamento; e 4) circuiti di controllo di eccezione capaci di rilevazione della bandierina di cattivo allineamento e nella risposta a ciò che determina se il valore modifiable di configurazione è uguale al primo valore.
