Method and system for storing device test information on a semiconductor device using on-device logic for determination of test results

   
   

A method and system for testing a semiconductor device and storing device test results in nonvolatile memory elements on the tested device, in which the semiconductor device includes logic circuitry which allows test results to be determined on the device. Test results are stored temporarily in one or more latch elements on the semiconductor device and are subsequently stored in nonvolatile memory elements. The invention eliminates the need for device testing equipment to perform a determination of test results and thus may simplify the design of test equipment. In one embodiment of the invention, passing test results are stored in a mixed code of set and unset nonvolatile memory elements such that the test results contain information about correct application of test signals as well as correct functioning of the semiconductor device.

Een methode en een systeem om een halfgeleiderapparaat te testen en de resultaten van de apparatentest in niet-vluchtig geheugenelementen op het geteste apparaat op te slaan, waarin het halfgeleiderapparaat logicaschakelschema omvat dat testresultaten om op het apparaat toelaat worden bepaald. De resultaten van de test worden opgeslagen tijdelijk in één of meerdere klinkelementen op het halfgeleiderapparaat en in niet-vluchtig geheugenelementen later opgeslagen. De uitvinding elimineert de behoefte aan apparaat het testen materiaal om een bepaling van testresultaten uit te voeren en kan zo het ontwerp van testmateriaal vereenvoudigen. In één belichaming die van de uitvinding, worden de testresultaten opgeslagen in een gemengde code van reeks en unset niet-vluchtig geheugenelementen overgaat dusdanig dat de testresultaten informatie over correcte toepassing van testsignalen bevatten evenals het functioneren van het halfgeleiderapparaat verbeteren.

 
Web www.patentalert.com

< Chip arrangement determining apparatus and method

< Parallel network processor array

> Verification of redundant safety functions on a monolithic integrated circuit

> Low-interference communications device using chaotic signals

~ 00147