A substrate under tension and/or compression improves performance of
devices fabricated therein. Tension and/or compression can be imposed on a
substrate through selection of appropriate gate sidewall spacer material
disposed above a device channel region wherein the spacers are formed
adjacent both the gate and the substrate and impose forces on adjacent
substrate areas. Another embodiment comprises compressive stresses imposed
in the plane of the channel using SOI sidewall spacers made of polysilicon
that is expanded by oxidation. The substrate areas under compression or
tension exhibit charge mobility characteristics different from those of a
non-stressed substrate. By controllably varying these stresses within NFET
and PFET devices formed on a substrate, improvements in IC performance
have been demonstrated.
Een substraat onder spanning en/of compressie verbetert prestaties van daarin vervaardigde apparaten. De spanning en/of de compressie kunnen aan een substraat door selectie van aangewezen het verbindingsstukmateriaal worden opgelegd van de poortzijwand dat boven een gebied wordt geschikt van het apparatenkanaal waarin de verbindingsstukken adjacent zowel de poort als het substraat worden gevormd en krachten aan aangrenzende substraatgebieden opleggen. Een andere belichaming bestaat uit samenpersende spanningen die in het vliegtuig van het kanaal worden opgelegd gebruikend SOI zijwandverbindingsstukken die van polysilicon worden gemaakt die door oxydatie wordt uitgebreid. De substraatgebieden onder compressie of spanning stellen de kenmerken van de lastenmobiliteit verschillend van die van een niet benadrukt substraat tentoon. Door deze spanningen binnen apparaten controllably te variëren NFET en PFET die op een substraat worden gevormd, zijn de verbeteringen van IC prestaties aangetoond.
