Memory device having redundant cells

   
   

According to an aspect of the present invention, a redundant file memory for recording first replacement information having an address of a defective cell to be replaced with a redundant cell is configured by a memory cell having the same configuration as an ordinary memory cell, and when accessing the ordinary memory cell, the redundant file memory can be accessed at the same time. Furthermore, second replacement information indicating whether or not the ordinary cell in correspondence with the stored address is a defective one is recorded in the redundant file memory. When accessing the ordinary memory cell, the first and second replacement information recorded in the redundant file memory are read out at the same time, and the defective cell is replaced with the redundant cell according to the replacement information.

Volgens een aspect van de onderhavige uitvinding, wordt een overtollig dossiergeheugen voor informatie die van de opname de eerste vervanging een adres van een gebrekkige cel dat met een overtollige cel heeft moet worden vervangen door een geheugencel gevormd die de zelfde configuratie heeft zoals een gewone geheugencel, en wanneer het toegang tot van de gewone geheugencel, kan het overtollige dossiergeheugen tezelfdertijd worden betreden. Voorts wordt de tweede vervangingsinformatie erop wijst die al dan niet de gewone cel in correspondentie met het opgeslagen adres gebrekkige is geregistreerd in het overtollige dossiergeheugen. Wanneer het toegang tot van de gewone geheugencel, wordt de eerste en tweede vervangingsinformatie die in het overtollige dossiergeheugen wordt geregistreerd tezelfdertijd voorgelezen en de gebrekkige cel wordt vervangen met de overtollige cel volgens de vervangingsinformatie.

 
Web www.patentalert.com

< Universal laboratory prototyping interface system

< Semiconductor memory device capable of simultaneously reading data and refreshing data

> Method and apparatus for an asynchronous pulse logic circuit

> Method and apparatus for hybrid checkpointing

~ 00147